崗位職責
1、完成混合信號IP集成和驗證
2、指導和參與混合信號驗證環境搭建
3、定制基于行為級模型的的混合信號驗證流程，解決混合信號驗證中發現的問題
4、負責全芯片測試環境下的IP模塊驗證仿真，包括Vplan制定，測試case創建，所有相關case的自動化仿真
任職要求
1、熟悉Verilog_AMS/System_verilog/UVM
2、有混合信號電路開發經驗者優先
3、有數字或者混合信號驗證驗證經驗者佳
4、微電子相關專業碩士以及以上學歷，相關領域8年以上經驗
